Чипсеты. Hub-архитектура. Часть2

Конструкция hub-интерфейса, ширина которого равна 8 бит, достаточно экономична. Ширина интерфейса может показаться недостаточной, но такая конструкция полностью себя оправдывает. При ширине интерфейса 8 бит достаточно только 15 сигналов, в то время как 32-разрядный интерфейс шины PCI, используемый в традиционной конструкции North/South Bridge, требует 64 сигналов. Меньшее число выводов говорит о более упрощенной схеме маршрутизации платы, снижении количества помех и повышении устойчивости сигнала. Это сокращает число выводов используемых микросхем, уменьшает их размеры и себестоимость.
Несмотря на то что одновременно могут быть переданы только 8 бит информации, hub-интерфейс позволяет выполнить четыре передачи за один такт, чем и достигается рабочая частота 66 МГц. В результате фактическая пропускная способность равняется 266 Мбайт/с (4х 66 Мгцх 1 байт). Это вдвое больше полосы пропускания шины PCI, имеющей ширину 32 бит, но выполняющей только одну передачу с частотой 33 МГц при общей пропускной способности 133 Мбайт/с. Благодаря уменьшению ширины и увеличению скорости конструкции hub-интерфейс позволяет достичь высокой эффективности при снижении себестоимости и повышении устойчивости сигнала. Приведенные цифры были актуальны в году так 2000 или 2002, приведены лишь для того, чтоб было легче ощутить разницу и потребность перехода с мостовой архитектуры к хабовой. Сейчас и FSB и канал памяти могут работать на частотах 1333 МГц, и это явно не предел, поэтому не старайтесь запомнить эти цифры-они уже не актуальны, просто сравните.
Компонент MCH осуществляет соединение быстродействующей шины процессора (400/133/100/66 МГц) и hub-интерфейса (66 МГц) с шиной AGP (533/266/133/66 МГц); компонент ICH, в свою очередь, связывает hub-интерфейс (66 МГц) с портами ATA (IDE)
(66/l00 МГц) и шиной PCI (33 МГц).
Кроме того, в ICH содержится новая шина Low-Pin-Count (LPC), представляющая собой 4-разрядную версию шины PCI, которая была разработана в первую очередь для поддержки микросхем системной платы ROM BIOS и Super I/O. Вместе с четырьмя сигналами функций данных, адресов и команд для функционирования шины требуется девять дополнительных сигналов, что составит в общей сложности 13 сигналов. Это позволяет значительно уменьшить количество линий, соединяющих ROM BIOS с микросхемами Super I/O. Для сравнения: в ранних версиях наборов микросхем North/South Bridge в качестве интерфейса использовалась шина ISA, количество сигналов которой равно 96. Максимальная пропускная способность шины LPC достигает 6,67 Мбайт/с, что примерно соответствует параметрам ISA и чего вполне достаточно для поддержки таких устройств, как ROM BIOS и микросхемы Super I/O.